数控电火花(electrical discharge machining,EDM)机床是一种特殊的处理工具来实现对工件的加工精度。早期的电火花成型机的脉冲稳压器电路是由分立元件组成,或用于实现单…(electrical discharge machining,EDM)数控电火花加工机床是一种专用工具,实现对工件的加工精度。在早期阶段,电火花成型机的脉冲稳压器电路由分立元件组成,也可以由单片机实现。复杂的电路设计的分立元件,电路的调试困难,或基于单片机的32位嵌入式CPU性能脉冲稳压器有了很大的提高,但也有一个非常聪明,但对于不同的处理器,其便携性不是很好,但是如果一旦完成硬件电路将不能进行修改和升级。并利用现场可编程门阵列FPGA在一个很好的传承单片机或权力的优势嵌入式CPU设计,但也有一些新的特点。该方案是Altera公司的旋风II芯片,对芯片为Altera Nios II处理器的配置,并与用户IP模块的HDL语言在Nios II的用户加入后可产生脉冲波产生PWM参数,提出了一种新的智能脉冲稳压器的类型。1数控机床脉冲稳压器电路的脉冲稳压器设计的工作原理主要由脉冲发生器、隔离放大电路、直流稳压器电路、功率放大电路、开关电路5部分组成。以下过程脉冲放电,首先是脉冲信号,脉冲发生器产生的高频参数,通过光耦隔离,通过功率驱动电路进行功率放大,以控制高频开关。高频开关管的另一端连接直流稳压器,直流稳压器与开关管连接,产生高频放电加工脉冲稳压器。核心部分是脉冲发生器的设计。2嵌入式脉冲发生器的设计仅是设计频率高脉冲发生器的精度或参数可以通过脉冲发生器实现。稳压器系统采用的是Altera公司的Cyclone II FPGA芯片ep2c8q208c7芯片。它的逻辑资源足以实现系统的功能。使用系统2.1嵌入式系统硬件设计的核心是Nios II的处理器类型,并选择Ⅱ/ F型。二Nios处理器是Altera公司的第二代FPGA嵌入式处理器,其性能超过200dmips。嵌入式CPU的定制过程是在QuartusⅡ实现。Quartus II是FPGA / CPLD开发和整合利用Altera公司提供的环境,可以完成系统的设计与仿真。整个设计过程是:图形或HDL编译或分析与综合(analysis&synthesis)或转接件(filter)或模拟或规划文件汇编(assembler)或下载配置FPGA。除了II Nios的使用和一些常用的外设IP系统,有用户的IP。用户的IP是用来产生PWM模块pulse_generator使用VHDL状态机实现的准备。一个模块使用状态机实现3个状态:自由或脉冲宽度和脉冲。由时钟输入或状态的控制信号和计数器的状态来确定3个状态之间的转换,一般情况是在系统的状态后的空闲状态的启动将在脉冲宽度和脉冲2种状态之间切换输入脉冲宽度,实现连续的PWM。另一个模块pulse_generatot是pulse_generator和Avalon总线之间的接口,它可以读取和在pulse_generator模块的登记状态写,控制PWM的脉冲宽度和脉冲宽度。用HDL用户模块,正确使用quartus编译,可以继续下一步的登记文件_regs。H和C写的函数,在这个文件中定义的是用户模块的访问方法,提供了硬件软件接口。最后,HDL文件或登记在生成器SOPC文件或驱动程序将被整合成一个完整的或Avalon总线接口与用户IP。用户的IP和IP Altera结合可以产生一个脉冲发生器的硬件,其结构如图1所示。一个过程是Nios II或pulse_generator或uart_jatg SOPC Builder中添加模块,然后生成定制Nios II内核产生在SOPCBuilder,NIOSII内核或系统时钟引脚或延迟复位或PLL模块和添加在项目文件以前生成的。BDF文件,并分配给F [工业电器网-中国工业电器网] PGA的I/O端口的PWM输出引脚,编译成功后会生成。PTF文件系统硬件描述。以上都是在FPGA芯片的硬件电路实现的,它是不可见的用户,所以其安全性好,用户只能看到外部电路的I / O因为硬件电路实现了高密度脂蛋白,因此系统可以升级。2.2软件编程软件编程采用Altera公司提供的软件编译环境Nios II IDE。基于Nios II IDE Eclipse平台的开放性和可扩展性,不仅对一般的用户界面和稳压器最好的发展环境的最佳组合,但也与无缝集成在一起的第三方工具。Nios II IDE提供了一个完整的C / C++软件开发工具包,包括编辑、项目经理和施工工具和调试器和CFI(common flash interface)Flash程序兼容。Altera公司提供MicroC/OS-II实时操作系统与(RTOS)Micrium公司的支持。该系统可以进行无需用户修改任何代码。二Nios开发人员可以很容易地在Nios II IDE来实现多任务的软件开发。软件开发过程是在井手创建一个项目文件,项目在硬件系统中指定在quartus生成PTF文件。新项目将包括2个库,一个是用户的应用程序的类库,另一个是系统库,该系统的库中包含了各种用户对程序的第一个文件或驱动程序等。用户可以使用C++库或汇编语言来实现脉冲参数的功能,可以在软件工程中编写或编译调试,并在项目文件后得到所需的结果。如果你需要调整脉冲或脉冲的参数,可以改变脉冲的宽度,IDE Nios的脉冲宽度和周期长度。同时,通过对I / O端口输出的高、低电平,可以控制各功率管的关断,从而实现对电流大小的控制,具有很高的灵活性。这可以是一个新的适合粗或细或精细处理的脉冲序列。在脉冲控制和参数控制代码的用户程序如下:2.3系统仿真可以利用QuartusⅡ设计的系统仿真功能,验证功能满足要求。软件文件被下载到开发板后的电路的仿真结果,如图2所示。可以从脉冲宽度和参数之间的比例pulse_duration_time和pulse_interval_time图表来看,控制寄存器,也可以看到系统输入时钟周期长、放电脉冲的周期长度等信息。3外部电路设计外部电路主要包括直流稳压器或隔离放大电路或高速开关电路或保护电路。直流稳压器电路是稳压器或整流桥电路或电容滤波电路的输出,输出电压有V + 80和120 V两种,分别用于粗加工和精加工。PWM脉冲发生器是用来控制高频开关脉冲发生器,为了防止损坏,在FPGA开发板和开关电路隔离,和高频稳压器,光电耦合器将产生波形失真,所以。采用高速光耦pc412s 25m。使用VMOS开关管,利用其优点是开关频率高,能承受的电流和电压都比较大,但使用较小的VMOS管输入电容,否则会影响关机速度。开关管的驱动电路如图3所示。Q1基极与FPGA开发板通过光耦输出PWM脉冲信号,通过驱动电路来驱动Q5回来,从而实现电路在电火花加工